EUROPEAN PAIENT OFFICE

Patent Abstracts of Japan

PUBLICATION NUMBER

59072757

PUBLICATION DATE

24-04-84

APPLICATION DATE

20-10-82

APPLICATION NUMBER

57184371

APPLICANT:

FUJITSU LTD;

INVENTOR:


MURATAKE KIYOSHI;

INT.CL.

H01L 25/02 H01L 23/48

TITLE

SEMICONDUCTOR DEVICE



ABSTRACT:

PURPOSE: To make the inductance at the connecting part of a chip capacitor small, by attaching the chip capacitor between the power source and the grounding of a semiconductor lead frame, thereby making a mounting density large.

CONSTITUTION: A specified patterning of a metal such as Kovar is performed, and a lead frame is formed by performing etching or blanking by a press form. A plurality of leg shaped outer lead parts 5 of the lead frame and an IC chip 7 mounted on a rectangular stage 6, which is provided at the central part, are bonded and electrically connected by wires 8. In the case of, e.g., 16 pin semiconductor, 16 legs from No.1 to No.16 are provided except tie bars 10a and 10b, which support the stage part, with groups of 8 pieces being arranged on the right and left sides. A land part 11 for mounting a chip capacitor is provided at a part of the lead part of the No.8 pin 5a, which is the power source pin. The IC chip 7 is attached to the stage 6 by resin, metal, or the like.

COPYRIGHT: (C)1984, JPO& Japio

(9) 日本国特許庁 (JP)

①特許出願公開

⑩公開特許公報(A)

昭59—72757

⑤ Int. Cl.³H 01 L 25/02 23/48

識別記号

庁内整理番号 7638-5F 7357-5F 砂公開 昭和59年(1984) 4 月24日

発明の数 1 審査請求 未請求

(全 3 頁)

分半導体装置

②特

顛 昭57—184371

②出

爾 昭57(1982)10月20日

⑫発 明 者 若林哲史

川崎市中原区上小田中1015番地

富士通株式会社内

⑫発 明 者 村竹清

川崎市中原区上小田中1015番地

富士通株式会社内

⑪出 願 人 富士通株式会社

川崎市中原区上小田中1015番地

個代 理 人 弁理士 松岡宏四郎

明 細 書

1. 発明の名称

半導体装置

2. 特許請求の範囲

(1) リードフレームにおけるチップ搭載用のステージを支持するタイパーと第1の電源供給用リードが接続され、該タイパーと第2の電源供給用リード間にチップコンデンサが取り付けられ、樹脂封止されてなることを特徴とする半導体装置。

(2) 該タイパーと該第1の電源供給用リードが 連続して形成されていることを特徴とする特許 求の範囲第1項記載の半導体装置。

3. 発明の群細な説明

(1) 発明の技術分野

本発明は樹脂封止型半導体装置に係り、特にチップコンデンサをリードフレームの電源・接地間に接続した半導体装置に関する。

(2) 技術の背景

近時、半導体装置の集積度が向上するとともに 処理スピードが上がってきたために、集積圏路を 駆動するための電源供給時に付加するバイパス用コンデンサを接続するためのリード線の長さ、すなわちインダクタンス成分や、プリント基板に取り付けられるパイパス用コンデンサ自体の大きさによって実装時に大型化する等の問題がクローズアップされてきている。

すなわち、従来はプリント基板上に集積回路を パッケージした半導体装置を複数個のペック付けし た場合に複数の半導体装置に対して一つのパルス性 発力の吸収を行わせてのが、複数の集積回路に も個々に種々の動作を行っているために集積回路に も個々にで、なを発生し、複数の集積回路に 影響を及ぼす問題があり、集積回路をパッケージ した複数の半導体装置の個々にバイパス用コンデンサを付加するようになってきている。

この場合、個々のパッケージされた集積回路に 外付けのパイパス用コンデンサを接続するために リード線が長くなり、不用なインダクタンスを含 むことになり、実装密度も大きくなる欠点があり、 これらの問題を解決するような嬰裂があった。

(3) 従来技術と問題点

第1図は従来の複数の集積回路をバッケージした半導体装置2a.2bをプリント基板1上に実装置した場合の斜視図であり、プリント基板1上に定穿たれた透孔に集積回路をバッケージした半導体装置2a.2bの外部リードを挿入し、ハング付けでプリント板上の外部回路(図示せず)に接続するとともに半導体装置2a.2bはプリント基板上に固定され、例えば電源用端子3a′.

3 b ′ と接地端子 3 a . 3 b 間にそれぞれバイバス用コンデンサ 4 a . 4 b が外付けされて、上記したように電源よりのバルス性雑音及び集積回路2 a . 2 b の個々の回路より発生するバルス性雑音を吸収させている。

しかし、上述の構成による実装構造では電源用 端子3 a′、3 b′からコンデンサ4 a、4 bに 至るリード線及び接地端子3 a、3 bからコンデ ンサ4 a、4 bに至るリード線(実際にはプリント 素板にパターニングされるがリード4 a′,

- 3 ~

第2図は、木発明を構成する1Cパッケージにおけるモールディング成型前のリードフレームの平面図である。

第2図において、例えばコバール(Fe-Ni-Co合金)等の金属に所定のバターニングを行いエッチング或いはプレス型で打抜いて形成したリードフレームの足状の複数の外リード部5と、中央部に設けられた矩形状のステージ6上に搭載したICチップ7とはワイヤー8にてボンディングされ電気的接続がなされている。

ここで、本実施例においては例えば16ピンの 半導体装置であるために、ステージ部を支持する タイパー10a、10bを除き左右に各々8本づ つの足がMa.1からMa.16まで都合16本設けられ ている。そのうち最外端のピンすなわちMa.8、Ma 16のピン5a、5bは通常接地用及び電源用の リードとして各々用いられているが本実施例でも 同様に構成されている。そして電源用ピンすなわ ちMa.8のピン5aのリード部の一部にはチップコ ンデンサ搭載用のランド部11が設けてありステ 4 b ' として示す) が長くなり、不関なインダク タンスを含むだけでなくパルス性ノイズをひろい 更に実装密度が低下する欠点を生する。

(4) 発明の目的

本発明の目的は上記従来の欠点に鑑み、半導体リードフレームの電源ー接地間にチップコンデンサを取り付けることによって実装電度が大で、チップコンデンサの接続部のインタクタンスの小さいモールド型半導体装置を提供することにある。
(5) 発明の構成

本発明の特徴とするところは、リードフレームにおけるチップ搭載用のステージを支持するタイパーと第1の電源供給用リードが接続され、該タイパーと第2の電源供給用リード間にチップコンデンサが取り付けられ、樹脂封止されてなることを特徴とする半導体装置を提供することによって

(6) 発明の実施例

遠成される。

以下、本発明の実施例を図面を参照しながら説明する。

- 4 -

- ジ 6 に相脂もしくはメタル等で取り付けられて 搭載された I C チップ 7 があり、更にチップコン デンサ 9 が前記ランド部 1 1 とタイバー 1 0 a に 亘って例えばハンダ等にて接結されている。また。 接地用ピンすなわち M 1 6 ピン 5 b とタイバー I 0 b との間に予めショートバー 1 2 を設けてある。なお、 M 1 6 のピン 5 b のリード部の一部は タイパー 1 0 b と例えばワイヤボンディングを行ってショートさせてもよい。

以上の如くしてチップコンデンサー9は電源と 接地間に接続されたことになる。

また、クイバー10a、10bはインダクタンスの低下のためからも或いはチップコンデンサーの搭載及びピンとの接続上の面からも外リード部1よりも相対的に幅広に形成しておく方が好都合である。

なお、以上述べてきた構成の半導体装置は I C チップの背面を接地として実装した場合であった が、例えば I C チップ自体に基板電位が設定され ている場合の I C チップの固定については係る

特開昭59-72757 (3)

ICチップを樹脂にて接着させておくことにより 可能となる。すなわち外リード部からパッドを介 して基板に電位を与える様に構成することにより、 ICチップのステージから電位を取る必要がない ためチップコンデンサーを上記と同様に搭載する ことが可能となる。

(7) 発明の効果

以上述べて来たように、本発明を用いるとチッ プコンデンサを外リード部と幅広に形成したタイ パーとの間のリードフレーム上に実装してモール ディングされているため、インダクタンスが小で 実装密度が改善された半導体装置を得る効果を有

4. 図面の簡単な説明

第1図は従来でのモールド型1Cパッケージの 実装状態を示す斜視図、第2図は本発明を用いた ICパッケージのモールディング前のリードフレ - ムの構成を示す平面図である。

1・・・プリント基板、 2 a . 2 b · · · 3 a, 3 b···接地端子、 半導体装置、


3 a ', 3 b '・・・ 組源用端子、 4 b・・・バイパス用コンデンサ、 5 b · · · 外リード部 (ピン) 、 · 6 · · · ス テージ、 7・・・1 C チップ、 9 . . . チップコンデンサ、 10a, 10b · · · · · · · // イバー、 11・・・ランド部。

> 特許出額人 富士通株式会社 代理人弁理士 松岡 宏四郎

図

第 1

2 図



									,
								•	•
								1	
	2.		•						
	• =								
					•				
			- '						
			*		Ξ,				
	\hat{a}_{γ}								
							•		
		2							
						,			
•							,		-
÷.,							,		-
÷.				·			,		-
8.									-
			÷				· · · · · · · · · · · · · · · · · · ·		**; **
							· · · · · · · · · · · · · · · · · · ·		-
8 - ;									-
Ċ									
Ċ									
Ċ									
Ċ									
Ċ									
e e									
e e									
e e									
e e									
e e									
e e									
e e									
e e									
e e									